微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > ISE生成的ROM模块的大小调整

ISE生成的ROM模块的大小调整

时间：10-02 整理：3721RD 点击：

RT:ISE生成的ROM模块太大了，占了半个图，
我用的是ISE13.4，怎么调整它的大小?

有没有人知道啊

上一篇：sdram使用切换bank的读写方式会比正常的读写增加功耗吗
下一篇：xilinx FPGA中的器件怎么查询位置？

模块调整 ISE ROM 相关文章：

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top