请问高手MATLAB与VERILOG的问题
时间：10-02
整理：3721RD
点击：
当用MATLAB的simulink做DSP系统时候，可以将模型转换为VHDL语言，请问能否转换为VERLOG语言
不可以。 希望以后可以
刚开始学习
一起努力
据我所知 还不能
路过看看。
定一个。
支持一下。
支持支持。
我顶一个。
对的等等等等
好好干干。
我記得可以, 但我沒用過！
一起学习