微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > quartus9中,怎样设置可以单独对不同模块的时序进行约束啊?

quartus9中,怎样设置可以单独对不同模块的时序进行约束啊?

时间:10-02 整理:3721RD 点击:
具体是在工具栏什么位置啊最好可以说的详细点谢谢

这个不清楚,但是应该可以自己写时序约束文件来实现吧...

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top