微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 紧急求助,异步FIFO!?

紧急求助,异步FIFO!?

时间:10-02 整理:3721RD 点击:
用ISE的CORE GENERATION 生成了一个异步FIFO。
在前仿真时,动作是正常的。
在后仿真时,RST后FULL, EMPTY状态正常。
但在WE有效后,FULL, EMPTY 的状态变为'X'。
怎么回事?

不知道啊
FIFO调试起来比较麻烦了

期待大侠~~~~~

我现在也遇到了同样的问题,请问有谁知道,帮助解决一下啊

不是很清楚,是否是WE的使能高低电平不对,

路过。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top