微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 询问DC中模块内部互联线延迟设置

询问DC中模块内部互联线延迟设置

时间：10-02 整理：3721RD 点击：

请问下，一般都是在模块端口设置，模块内部有些线路延迟怎么设置?

求助~

上一篇：有偿借用带有ddr3 dimm内存的altera开发板
下一篇：如何将自己写的verilog模块封装成IP核

模块线延迟 DC 相关文章：

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top