微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 问个超级菜鸟问题

问个超级菜鸟问题

时间：10-02 整理：3721RD 点击：

时序逻辑的输出一般需要复位，请问组合逻辑的输出需不需要复位?

不用复位，因为组合逻辑的输出是由输入实时决定，复位没有什么意义。

明白了谢谢

上一篇：时钟整形问题
下一篇：波形观察时间问题

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top