微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 总线上容性负载多的后果

总线上容性负载多的后果

时间:10-02 整理:3721RD 点击:
请教,总线上容性负载多了后,信号的上升和下降时间会变长,对于数据来说有效的时间会缩短,
而对于读或写信号,上升和下降时间会变长会引起什么后果呢?

采样时间不确定,很难保证数据的保持时间

setup time and hold-time 會位移, 時序(timing) 可能會錯亂掉.

偶测试时遇到过,有点郁闷,呵呵

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top