微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教:关于fpga的io管脚电平

请教:关于fpga的io管脚电平

时间:10-02 整理:3721RD 点击:
请教:我刚制好的一块pci+fpga的板子,FGPA是还没有配置的,第一次往pc上插,FPGA肯定是没有配置的,它的配置芯片肯定也是空的,插到pc上后,fpga的普通IO管脚是三态高阻的吗?

好像看到资料说过,FPGA未配置时时输出三态的,网上可以找到

好像不是吧,以前也考虑过这个问题,去看FPGA的文档,都没有提到过

我对这个问题也搞不明白,有专家解答一下吗

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top