微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 各位大虾给点状态机的设计心得体会

各位大虾给点状态机的设计心得体会

时间:10-02 整理:3721RD 点击:
各位大虾给点状态机的设计心得体会

各位大虾给点状态机的设计心得体会
建议先自己写给简单的fsm试试.或者从书上找个.仿真看看状态跳转及控制的流程

各位大虾给点状态机的设计心得体会
是啊,我用状态机的时候,在仿真的结果中,状态一般没有变化,其它的信号都是按照自己的意思在变化,状态显示一直是初态,大虾们指点下啊

各位大虾给点状态机的设计心得体会
把你的代码贴上来看看

各位大虾给点状态机的设计心得体会
首先检查一下敏感列表是不是把所有的变量加进去了!
再看看状态的跳转条件是不是满足(只是变化也不一定有用)。
如果不行考虑能不能把那部分代码传上来,大家讨论讨论!

最近也在学状态机 进来看看

最近也在学状态机 进来看看

最近也在学状态机 进来看看

最近也在学状态机 进来看看

最近也在学状态机 进来看看

时序加组合逻辑
时序就不说了,注意状态机的复位条件尽量多一点
组合写法
always @(*) begin
state_next = state_current;
case(state_current)
A: begin
state_next = C;
end
B: begin
state_next = D;
end
end

1。保证full case和parallel_case。
2。状态明确。

3。组合逻辑和时序分离两个always块

推荐网站:www.sunburst-desgn.com

用三个always块 比较好一点 无论是面积还是速度 都可以

先从设计交通灯控制器开始吧

http://www.eetop.cn/bbs/viewthread.php?tid=25129&highlight=

http://www.eetop.cn/bbs/viewthread.php?tid=25130&highlight=


不错好好学习

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top