altera xilinx的疑问

时间：10-02 整理：3721RD 点击：

我编写了一个程序，VERILOG的，在altera中是可以仿真编译的，在xilinx的ISE中就不能编译成功了。

有的是一个计数器类型的，就是没有赋给初值0，是不是在altera中可以不设初值，而在xilinx中是不可以呢。?

应该赋初始值的