微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 如何在MaxplusII下设定一管脚为open drain 类型? (无内容)

如何在MaxplusII下设定一管脚为open drain 类型? (无内容)

时间:10-02 整理:3721RD 点击:

如何在MaxplusII下设定一管脚为open drain 类型? (无内容)
:(不知,epm7xxx支持open drain么?

如何在MaxplusII下设定一管脚为open drain 类型? (无内容)
调用 OPENDRN 即可。

如何在MaxplusII下设定一管脚为open drain 类型? (无内容)
如何调用?难道是在程序里调用Altera的库函数?我用的是Acex1K系列。

如何在MaxplusII下设定一管脚为open drain 类型? (无内容)
你可以翻一下以前的帖子或者看maxplus的帮助,里面说得非常详细,有verilog和VHDL的各自例化方法

如何在MaxplusII下设定一管脚为open drain 类型? (无内容)
谢谢

如何在MaxplusII下设定一管脚为open drain 类型? (无内容)
我也正为这烦

谢谢你们的讨论,明白了一些了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top