微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 如何使用ISE编写TESTBENCH文件,谢谢!

如何使用ISE编写TESTBENCH文件,谢谢!

时间:10-02 整理:3721RD 点击:
如何使用ISE编写TESTBENCH文件,谢谢!

如果你指得是testbench文件本身,那它和ISE一点关系都没有,就好像你问用在VS里怎么编写C++程序一样...
不过ISE里有自带的仿真软件,可以生成波形图.
New Source里选择

generate a wrapper file for your model to verify, then high level descript you wave file in your input file
sample the output at your expect time
compare the expect value and output
output the compare result

xilinx提供的一篇文档讲如何写testbanch,可以参考

Testbench是Verilog的东西,ISE只不过一个集成工具而已

我也想知道怎么写testbench

虽然有波形图,有时波形图用起来很不方便,所以也可以用编写的方法,可是我不知道怎么编写

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top