微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > verilong vs vhdl

verilong vs vhdl

时间:10-02 整理:3721RD 点击:
请问,对于初学者,是应该学哪种语言好?verilong hdlor vhdl?

当然是Verilog了!

公司里边用verilog的多

回复 #1 hermit2008 的帖子
可以看一下writing testbenches这本书

多谢大侠们的指点!3Q

VERILOG 比较流行,VHDL比较严谨

美国公司用verilog的多,欧洲公司用VHDL的多。另外,verilog与c有很多相似之处,易于上手。

总是问这种问题,用好一种语言就好了。

没有必要在这两种语言的选择付出过多的精力。会了一种,另外一种也就不难了。
关键是基础知识扎实。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top