为啥前仿结果正确，后仿就不对了呢？

前仿只是功能验证，后仿是实际的器件timing信息都在里面，当然会不一样。

可能是布线导致的时序问题

器件和连线有delay

xxx
因为后仿加入了时延

后仿真加入布线延时，当然会有差异，可以把提取参数后的版图看一看

什么叫后仿就不对了?时序不满足?功能不正确?。
什么具体情况呢?

时序问题，重新约束，布局布线

娃娃说的是FPGA还是ASIC

看看代码里是不是组合逻辑有问题

因为后仿考虑到了沿时等条件,所以故叫时序仿真撒.

有些语句在前仿真可以，但不可以综合。也可能是因为加上延迟后时序出现偏差

原因很多。
布线延时，RTL代码书写格式不对是两个主要原因。
不能加初始值，敏感相量表是否齐全都会影响仿真的结果，导致前后仿不一致。

是说timing还是function不对