微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > verilog hdl中调用task中如果用到事件控制该注意哪些东西?

verilog hdl中调用task中如果用到事件控制该注意哪些东西?

时间:10-02 整理:3721RD 点击:
如题。
比如说一个计数器的例子,如果用task来调用计数器的,输入时钟的判断该放到task外部还是里面。
always @(posedge clkin)
begin
if (count=N-1)
count=0;
else
count=count+1;
end
如果把这个计数器放到一个task里面,是否要把always @(posedge clkin)也放到task里面?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top