求助！vhdl中的inout怎么使用？
时间：10-02
整理：3721RD
点击：
各位大虾，我想实现inout双向总线，编了如下的一段程序，不知道为什么不能实现inout的功能，程序如下：
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY e8 IS
port ( en,dr : IN STD_LOGIC;
a,b : INOUT STD_LOGIC_VECTOR(7 DOWNTO 0));
END;
ARCHITECTURE bhv OF e8 IS
BEGIN
PROCESS(a,en,dr)
BEGIN
IF EN='0' THEN
IF DR='1'THEN
A<="ZZZZZZZZ";
B<=A;
ELSIF DR='0' THEN
B<="ZZZZZZZZ";
A<=B;
ELSE
A<="ZZZZZZZZ";
B<="ZZZZZZZZ";
END IF;
ELSE
A<="ZZZZZZZZ";
B<="ZZZZZZZZ";
END IF;
END PROCESS;
END bhv;
小弟再次多谢了！
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENTITY e8 IS
port ( en,dr : IN STD_LOGIC;
a,b : INOUT STD_LOGIC_VECTOR(7 DOWNTO 0));
END;
ARCHITECTURE bhv OF e8 IS
BEGIN
PROCESS(a,en,dr)
BEGIN
IF EN='0' THEN
IF DR='1'THEN
A<="ZZZZZZZZ";
B<=A;
ELSIF DR='0' THEN
B<="ZZZZZZZZ";
A<=B;
ELSE
A<="ZZZZZZZZ";
B<="ZZZZZZZZ";
END IF;
ELSE
A<="ZZZZZZZZ";
B<="ZZZZZZZZ";
END IF;
END PROCESS;
END bhv;
小弟再次多谢了！
a,b 定义成buffer
代码太不规范了，上面小写，下面又大写