在描述电路的各个阶段，如何选择不同的工具？

各位大侠：
接触verilog时间不长，有些问题请教大侠。
在对电路描述的过程中，根据描述对象不同可以把电路描述成VERILOG HDL不同级别（如行为级、结构级等），要想把不同级别的描述转换为具体的电路实现则在不同的级别又需要相应的EDA工具，对于每一阶段应如何选择相应较合适EDA工具才能转换成较正确、合理的电路实现呢?
谢谢！

常用的级别有行为级,rtl级,门级等等.
行为级主要应用于建摸,仿真等等,门级的综合工具自动会生成,只有时钟等东西会在代码中出现.
真正描述电路的可综合代码就是rtl级啦,最好还是用手写,靠工具生成还不如手写呢.

谢谢！
现在市面上有很多开发工具，如MAX+PLUS2等软件平台，对于verilog语言描述的模型来说，不同级别的建模、仿真、综合选择哪类软件平台较合适?

这个要靠工程经验的吧。做多了，自然就知道了。