微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求助!用Verilog语言设计的七段数字钟的程序

求助!用Verilog语言设计的七段数字钟的程序

时间:10-02 整理:3721RD 点击:
要求在7段数码管上显示时钟的小时和分钟,只要有相近的程序就可以。参考一下,本人新手。

用case语句做一个译码器

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top