微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 90 nm 设计需要考虑的问题

90 nm 设计需要考虑的问题

时间:10-02 整理:3721RD 点击:

朋友们:
90 nm 设计需要考虑的哪些独特的问题啊, 相对于0.25 um 工艺来说。
如何在90 nm 设计做到一次就成功?
多谢多谢

90 nm 设计需要考虑的问题
一次成功? 难啊,呵呵
主要是寄生影响的作用很大,漏电很大,制造与设计的误差较大吧?
理想与现实的差距变大,很多以前的经验公式不再适用了.

net delay is >> cell delay,
Xtalk delay & noise

看工具的帮助

90ns现在应该问题不大了

需要考虑串扰, 电压降, ON CHIP VARIATION等。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top