微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教一下32为数据传输的问题

请教一下32为数据传输的问题

时间:10-02 整理:3721RD 点击:
输入是32位,但是输出为16位分时传送,该怎样保证时序和输出的正确性?

请教一下32为数据传输的问题
关注时钟就可以了。或者用fifo。

请教一下32为数据传输的问题
如果输出的16位在后面的应用中不用再转回32位,那直接把32位变为16位用高频clock
送出(如果clock有困难,考虑FIFO,不过要注意overflow的问题)
如果输出的16位在后面的应用中要转回32位,可能好需要类似与byteenable的信号,
作align用。

请教一下32为数据传输的问题
应该考虑是否是等时传送,还是突发传送

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top