微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > AU-4净荷指示电路的设计与实现

AU-4净荷指示电路的设计与实现

时间:10-02 整理:3721RD 点击:
SDH高手救命!
这个是我的毕业题目:
AU-4净荷指示电路的FPGA设计,具有根据指针解释的结果指示码流中净荷位置的功能
该电路的功能是根据指针值找到并指示出J1字节的物理位置,然后根据J1的位置,指出在物理帧中哪些位置是浮动的净荷。即根据AU-4指针值指示VC帧中除通道开销及固定塞入字节外的净荷。
我想用行列两个计数器来记录一帧.指针值是一个输入信号,而且帧头信号也是一个高电平每过125US会出现一次.可以通过一个除法器找到J1所在的行和列,但现在我面临的问题是如何辩别是第一帧的帧始能信号还是其它的帧始能信号.指示完第一帧后,第二帧又怎么指示?
时间紧迫,

AU-4净荷指示电路的设计与实现
采用状态机,应该可以完成吧

AU-4净荷指示电路的设计与实现
采用状态机可以寻找到J1的位置,不过后面的指示电路能用状态机吗,指示电路部分应该可以用一个行计数器、一个列计数器和一个控制模块完成,不过不是很清楚实现方案,高手,能不能具体说一说?多谢

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top