微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 不知道各位下面这个模块该如何用HDL 来实现?

不知道各位下面这个模块该如何用HDL 来实现?

时间:10-02 整理:3721RD 点击:
输入为8/16/32bit可选,输出为32bit。
当输入为8bit时,输出为8bit||8bit||8bit||8bit;
当输入为16bit时,输出为16bit||16bit;
当输入为32bit时,输出为即为输入。
8bit||8bit||8bit||8bit表示4个相同的8bit信号求并,16bit||16bit表示2个相同的16bit信号求并。
请求高手指点,先行谢过了!
接口位32位双向数据总线及2bit的选择线,32位数据线实际上是32、16、8位可选
请教各位如何用HDL 来实现?

不知道各位下面这个模块该如何用HDL 来实现?
用多路开关就可以了吧?

不知道各位下面这个模块该如何用HDL 来实现?
看上去像是和powerpc的接口。很容易实现,用你的位数选择作为多路选择的开关就可以了。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top