问一个fpga设计问题,设计时速度是ns级的,在输入是ms级时是不是可以运行良好呢

问一个fpga设计问题,设计时速度是ns级的,在输入是ms级时是不是可以运行良好呢
要看你是前仿真还是后仿真了，前仿真的时钟频率没什么参考价值。如果是后仿大部分情况下没问题。

问一个fpga设计问题,设计时速度是ns级的,在输入是ms级时是不是可以运行良好呢
这个问题比较复杂。
(1).假设这个信号是一个时钟输入信号，其后接了一个DLL，那么如果时钟频率超过了DLL的输入范围，那么显然不能正常工作。
(2).假如该信号是一个普通信号，那就要看后级逻辑对该信号的使用情况了；
(3).这个还与器件和信号的电气特性有关。