微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 要做4路E1复用到E2的FPGA设计,4路E1如何共享一块RAM呢?

要做4路E1复用到E2的FPGA设计,4路E1如何共享一块RAM呢?

时间:10-02 整理:3721RD 点击:
4路E1的时钟各自独立,频率为2.048MHz±50ppm

要做4路E1复用到E2的FPGA设计,4路E1如何共享一块RAM呢?
除非你先把数据同步再分时读写,否则似乎无法实现。

要做4路E1复用到E2的FPGA设计,4路E1如何共享一块RAM呢?
写入的ram是双端口为宜,并把输入的4个E1经转换后的PCM码流(必须同步),经串转并分别写入不同的地址下:如0000、0004、0008等为第一个E1的码流数据,0001、0005、0009等为第二个E1的码流数据;以此类推即可。

要做4路E1复用到E2的FPGA设计,4路E1如何共享一块RAM呢?
4E1复接需要做正码速调整!

要做4路E1复用到E2的FPGA设计,4路E1如何共享一块RAM呢?
小编的问题不够明确,E1复用中用到RAM是在哪部分功能?
据我所知,复接通常不需要用RAM,但要进行码速调整。分接或APS才有可能用到RAM。

要做4路E1复用到E2的FPGA设计,4路E1如何共享一块RAM呢?
问题是如何把4路E1调整到同步呢?
复接的思路是:把E1存入双口RAM或FIFO,在RAM/FIFO的另一口读取,并根据RAM/FIFO里的比特数量决定是否填充比特,即进行正码速调整

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top