微波EDA网,见证研发工程师的成长! 2025濠电姴鐥夐弶搴撳亾濡や焦鍙忛柣鎴f绾惧潡鏌熸潏鍓х暠缂佺媭鍨堕弻銊╂偆閸屾稑顏�04闂傚倸鍊搁崐椋庣矆娓氣偓楠炴牠顢曢敂钘変罕闂佺粯鍔曢幖顐ょ不椤栫偞鐓ラ柣鏇炲€圭€氾拷14闂傚倸鍊搁崐椋庣矆娓氣偓楠炴牠顢曢敃鈧粣妤佺箾閹存瑥鐏╃紒鐙€鍨堕弻銊╂偆閸屾稑顏� 闂傚倸鍊搁崐椋庣矆娓氣偓楠炴牠顢曢妶鍌氫壕婵ḿ鍘у▍宥団偓瑙勬磻閸楁娊鐛崶顒夋晢濠电姴鎳夐崑鎾诲锤濡や胶鍙嗛梺缁樻礀閸婂湱鈧熬鎷�婵犵數濮烽弫鎼佸磻閻愬搫鍨傞柛顐f礀缁犱即鏌熺紒銏犳灈缁炬儳顭烽弻銊╂偆閸屾稑顏�
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 对cpld的全局复位引脚有疑问!

对cpld的全局复位引脚有疑问!

时间:10-02 整理:3721RD 点击:
请问如何如何使用?
1,加电阻上拉,上电复位
2,某个经常需要清寄存器的输入信号
请哪位dx讲下区别和使用场合,谢谢

对cpld的全局复位引脚有疑问!
帮你顶一下

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top