微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 对cpld的全局复位引脚有疑问!

对cpld的全局复位引脚有疑问!

时间:10-02 整理:3721RD 点击:
请问如何如何使用?
1,加电阻上拉,上电复位
2,某个经常需要清寄存器的输入信号
请哪位dx讲下区别和使用场合,谢谢

对cpld的全局复位引脚有疑问!
帮你顶一下

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top