在vhdl 语言中，如何将一个信号与芯片的实际引脚相关联？

在vhdl 语言中，如何将一个信号与芯片的实际引脚相关联?
将信号与管脚相连方法很多，可以在综合器或布线器里加约束，也可以用当synthesis directive 或 attributes 写到代码里，具体做法要根据你的综合器和所用语言。
如果要把一个管脚接地直接赋值‘0’；

在vhdl 语言中，如何将一个信号与芯片的实际引脚相关联?
我用的是Foundation，VHDL文件写好以后，可以综合、编译，但不知道在什么将信号与芯片的实际引脚相关联?！?

在vhdl 语言中，如何将一个信号与芯片的实际引脚相关联?
一直用ise，对foundation不熟。看下软件的联机帮助。

在vhdl 语言中，如何将一个信号与芯片的实际引脚相关联?
其实跟foundation一样 也可以建立管脚约束嘛！
先建立一个implementation constraint file，然后在这个file的操作选项中assign pins...