微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教:两个沿的判断?

请教:两个沿的判断?

时间:10-02 整理:3721RD 点击:
我想请教各位:我想如何在always中判断两个沿?
always@(posedge clk or posedge fst)
我想在clk上升沿来得时候执行:A
在fst上升沿来得时候执行:B,fst是不规则的到来的。
if(clk)begin..A.endelse..B

if(fst)begin.A.endelse.B..都不好
不知该怎么办,还请指教!

请教:两个沿的判断?
这种设计思路是不可取的!
应该采用在clk沿上判断fst,如果为0则执行第一条,如果为1则执行第二条

请教:两个沿的判断?
可不可以用两个always呢

请教:两个沿的判断?
建议采用jackzhang的

请教:两个沿的判断?
有道理.

请教:两个沿的判断?
fst是不规则的到来的。
这说明对clk 来说是异步的,放在最前面判断,然后再执行posedge clk

请教:两个沿的判断?
[这个贴子最后由celestial在 2004/06/22 10:57pm 第 1 次编辑]
always@(posedge fst or posedge clk)
begin
if (posedge fst)
begin
....
B
....
end
else
A
....
fst is like an asynchronous reset.

请教:两个沿的判断?
还是采用两个always块比较好

请教:两个沿的判断?
如果fst是异步信号的话,就用两个always吧!如果要在A,B两个进程中对一个变量赋值,用一个always,最好用同步的信号。像jackzhang说的。
如果一定要异步的话,可以写成类似异步reset的形式。
alway @(posedge clk or posedge fst)
if (fst)
...
else
...

上一篇:CPLD中的延时电路?
下一篇:关于jtag口

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top