微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 写CPLD时提示boundary-scan有错,啥原因呢?

写CPLD时提示boundary-scan有错,啥原因呢?

时间:10-02 整理:3721RD 点击:
我在写CPLD时,老是提示boundary-scan有错,该如何解决?
多谢!

写CPLD时提示boundary-scan有错,啥原因呢?
你的下载电缆没有接好或者是你的cpld jtag 电路有问题

写CPLD时提示boundary-scan有错,啥原因呢?
具体的提示为:
ERROR:JTag - Boundary scan chain has been improperly specified.Please check your configuration and re-enter the boundary-scan chain information.
Boundary-scan chain validated unsuccessfully.
ERROR:JTag - : The boundary-scan chain has not been declared correctly.
Verify the syntax and correctness of the device BSDL files, correct the files,
reset the cable and retry this command.

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top