微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > CPLD的一些引脚如何接地?

CPLD的一些引脚如何接地?

时间:10-02 整理:3721RD 点击:
我用的是XC95216,现在需要将其中一个引脚一直保持为低电平,我的办法是将其与CPLD的GND引脚连接在一起,但是编译的时候提示错误,不能如此设置,请问该如何解决?
多谢!

CPLD的一些引脚如何接地?
你说的这个管脚是输入还是输出?

CPLD的一些引脚如何接地?
赋值为0可以吗?

CPLD的一些引脚如何接地?
这个引脚是与电路板上其他引脚连在一起的,现在的问题是想通过将CPLD的这一引脚拉低来是板子上的引脚一直处于低电平
请各位指教啊:)

CPLD的一些引脚如何接地?
既然是输出管脚应该可以直接赋值‘0’的。

CPLD的一些引脚如何接地?
可以接地,不过编译时会有警告,没关系的

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top