微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于RAM的设计!

关于RAM的设计!

时间:10-02 整理:3721RD 点击:
我遇到一个很诡异的问题,做了一个256BYTE的RAM但流回来后却有问题具体如下:
在RAM的边界上的地址数据不稳定,数据可以写进去但却不能保持经过一段时间后就会被改掉.并且在连续写数据到RAM时原先出错的地址数据又将被改写回来,请问这可能是什么方面的原因,并且我应该怎样去测试它利用什么算法? 谢谢!

关于RAM的设计!
请简要说明一下你的RAM是怎样设计的?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top