微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > EPM7128输出出现毛刺?

EPM7128输出出现毛刺?

时间:10-02 整理:3721RD 点击:
我使用EPM7128设计了一个解码电路,仿真一切正常,但输出后使用示波器发现毛刺,毛刺很有规律,即在应该出现低电平的位置出现毛刺,请教各位有无此解决经验?电路频率1K。

EPM7128输出出现毛刺?
毛刺影响功能吗
不影响就算了
要不用时钟把解码输出同步一下

EPM7128输出出现毛刺?
因为后级要放大驱动电磁铁,有时出现电磁铁误动作,所以考虑波形规则有利于电磁铁工作稳定,我现在的做法是采用后接了一个RC滤波,把毛刺杂波滤出,但这样同时影响原来正常方波的脉宽,使得波形变平缓了,有无在CPLD内部的方法去除毛刺?另外,请问atuhappy班主,使用“时钟把解码输出同步一下 ”具体如何实现?

EPM7128输出出现毛刺?
“时钟把解码输出同步一下 ”:如果cpld中有高速时钟的话,把解码输出接到dff上,把dff的输出接出来。
如果没有高速时钟,需要在解码电路中增加冗余逻辑,并在综合时,不对设计的电路进行优化。

EPM7128输出出现毛刺?
atuhappy班主的解释让我明白了不少,十分谢谢。我使用CPLD不多,您提到的二点我只明白个大概,一时无法查详细资料,还望班主多多指点。1、“把解码输出接到dff上”,dff是什么,如何设置?2、CPLD中有1M时钟,是否需要在“解码电路中增加冗余逻辑,”增加冗余逻辑的意义是什么?

EPM7128输出出现毛刺?
dff:D触发器
冗余逻辑:可以化简的掉的逻辑。增加冗余逻辑可以增加某些路径的延时

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top