微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > 硬件电路设计讨论 > 问个差分走线等长的问题

问个差分走线等长的问题

时间:12-13 整理:3721RD 点击:
layout的时候有若干对差分线,非等长容限是5mil,我看规范说是“差分对中两条数据线的长度差距需在5mil以内,每一部分都要求长度匹配”这个每一部分的意思我这样理解对吗?
等长线对上如果串联了隔直电容,那么隔直电容两边的差分对也要分别等长,例如P为18000mil和1000mil,N为17999mil和999mil是可以的,但是N端为1700和2000mil是不允许的

“部分”的分隔点我知道的多数是串联的器件,过孔,极端的考虑转弯的内侧补偿。
看有多高速,多处女座了。

充分利用仿真软件

求问,基于IBIS,简单RLC模型的结果可信度有多高?
高速的那个AMS?模型没用过,而且好像现在的仿真工具处理不了玻纤方向的影响?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top