微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > 硬件电路设计讨论 > 请教 ethernet 产品UL和IPC标准 电气隔离问题

请教 ethernet 产品UL和IPC标准 电气隔离问题

时间:12-13 整理:3721RD 点击:
做的是一个农场设备,欧美的,请问,ethernet网络部分怎么做隔离设计。就是那个2kv的处理。
http://www.smps.us/pcbtracespacing.html
参考了这个网页。IPC计算出来的表层coated要求5.75mm,内层需要4.3mm。
在网口附近有个安装孔,下面是chgnd,那孔边沿处也得考虑内电层的4.3mm吗?
或者有什么关于UL和IPC参考资料可以介绍一些的。
谢谢了。

1. 没看懂问题。
2. 随便找个phy的参考设计,看看变压器前后是怎么接的。产品上都是这么用啊。

参考设计都有一个2kv耐压的电容,变压器输入与chassis gnd之间的
就是这个板子怎么做到2kv的隔离?也就是chassis gnd 与TXRX接口处走线间的隔离。

那个2kv不能叫隔离。
变压器是线路侧全部挖空,还是只是变压器下面挖空,都有见过。
chassis gnd挖多大,铺铜还是不铺铜都有。

现在情况 4层板,变压器下面全部挖空,RJ45侧差分线下内层铺chassis gnd,电源层空,上下层均不铺铜。
我觉得还是要考虑这个2kv的。为什么不能叫隔离呢?
就是各种都有所以不知道该怎么处理好。

看变压器后面走线的距离,距离长就铺铜。
最主要的还是看实际的EMC测试效果。
这个事情没有定论。

好的,谢谢了

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top