微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > 硬件电路设计讨论 > 模拟电路设计的活,待遇优厚

模拟电路设计的活,待遇优厚

时间:12-13 整理:3721RD 点击:
现在有一个模拟信号采集电路的活需要外包。
电路需要实现的总的功能,是设计一个模拟信号采集电路,
电路的输入端,是一个个光电二极管的信号(脉宽很窄10ns左右),
模拟电路需要将信号放大,并展宽,然后用AD去采集,
采完之后传到ARM就可以了(数字部分已经设计好了)。
板上模拟电路设计的大拿有兴趣接这个活吗?待遇从优哦。
请联系 壹叁八 1040 5871

脉宽10ns,边沿多少啊?得上百兆带宽了...
幅度多大?电压还是电流信号?一共几路?精度之类有要求么?AD采样率呢?

多谢回复,
信号属于脉冲类型的,边沿比较陡,大概5ns左右的上升时间/下降时间吧,
幅值变化可能比较大,所以需要能动态调整增益。
信号从光电二极管出来是电流信号。
一共4路,目的就是为了采集信号的幅值。精度0.1%
AD采样率每个信号采5个点左右就够了

10ns信号采5个点,那就是2ns一个点,采样率500Msps了
精度0.1%,得10位
国内能买到这样的ADC么。。。

现在禁运没那么严了。 数量少的话更好办。
就是论事,请教一下,模拟信号展宽是这么用的么?
我觉得如果是为了复现波形,那就老老实实放大,高速采样。
如果是为了测幅度,那有别的方法。大概10年前我做过回波测量的东西。

adi的人一年能否搞定?
  

lz说是先放大,再展宽,最后AD采样幅度值,是不是为了获得峰值?

多谢回复
就是为了取得峰值。有什么好的解决方案吗?

多谢回复
这样的ADC肯定是买不到的。
所以要先把信号展宽,比如展宽到10us
这样对ADC的要求就低多了

嗯,直接采集肯定是不行的
所以要把信号展宽

多谢回复
目的是为了测信号的幅值,或者说最高的峰值。
您有好的其它办法也非常欢迎。
方便私信个联系方式吗?

你是只关心幅值?还是也必须测量脉宽?
如果只要幅值,那最好用峰值保持电路,考虑到你的输入阻抗不一定足够,可以加高速运放跟随之后再保持。
如果还需要测量脉宽,那就麻烦了,高速ADC是跑不了的了。
动态调整增益,这个相对于你的0.1%幅值精度(0.008dB啦!)和10ns脉宽来说,我觉得还是不要了,太有挑战性。我见过很多数采,动态增益做得好的几乎没有,大家的方法基本都是一分多路,每路都固定增益,用实时后处理来挑选用哪路信号。

多谢您的回复:
1. 只关心幅值,脉宽不用测量
2. 因为原始信号的幅值的变化范围比较广,所以动态增益调整也是需要的,要不然很容
易就超量程了。
如果您方便,可以私信下联系方式吗?多谢

我提醒你,动态增益很难保证这么高的精度的——动态增益一方面需要保证整个上升时间内有足够的采样点数,另一方面需要增益电路响应和稳定时间都小于上升时间——总之你得有高速ADC和高速放大器,这都很贵很贵啊。我还是建议你一分多路,比较实际,除非你们是搞战略武器,国家包干经费还能动用情报部门的那种

……

嗯,多谢大神指教。
动态增益和精度的确是一对矛盾。
现在的问题是用一分多路的话,电路的体积可能太大。(对电路体积有要求)
如果适当降低精度要求,比如降到只需要1%~5%的精度要求的话。
您觉得动态增益能实现吗?例如用经典的AD602。

另外,如果降低动态增益反应速度要求。
例如,可以采完当前信号之后,发现增益不适合就丢弃。在下一个信号来之前再调整好增
益水平。
这样,就把增益反应时间降到2个信号之间的时间(50ms)。
您觉得可以吗?

你这个做脉冲多道分析么,这个是核电子学里常见的东西,有货架产品卖。
脉冲信号要做整形,模拟和数字的方法都有,我多年前做过,不知道你们
对最后的性能要求是什么,比如半高宽什么的

发现你的要求越来越松了,不会最后就一个二极管一个电阻一个电容就解决了吧?

如果可以丢弃几个脉冲的,那当然太可以了,不过得保证这一小段时间内脉冲的幅值都差不多大,如果脉冲幅值会突变就会有数据遗漏了。总之能忍受丢几个脉冲,你这活儿就好弄多了。

其他家都是采用IBM生产的采样芯片、
就安捷伦自己设计生产这个,当年在安捷伦那里听了好几个PPT。
不过我们不用这么高的示波器。
信号源基本上到40G就可以了。

现在才能正式使用,工程上才成熟。
90000系列都被淘汰了。听说经常死机。过热。
现在这个的稳定性好多了。

没事,可以和他们打折的。不然就去tek或者力科了。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top