LDO的抵压差管子是MOS吧

低压差主要是得用PNP或者PMOS吧。。。
如果用NPN，需要比输入电压还高的控制电压才能饱和导通，不提供这个控制电压就没法饱和，所以压差没法做到很低。至于NMOS，根本导通不了。
PNP拉低就可以饱和导通，所以压差可以很小。
PMOS的好处是不需要驱动电流，可以把静态电流做得非常小。

PMOS才可以把压差做低，晶体管有饱和压降。MOS门极电压驱动，静态电流可以做下来。

超低压差似乎PMOS多，150mV-200mV这个级别；BJT饱和压降有限制？
PMOS的ULDO限制是Vin最小值，一般2.5V左右。
如果要求输入电压更低，就考虑双压驱动，用NMOS了。
看过手册一个OnSemi的片子，Vdrop能到60mV，BIAS要求比Vo高1.6V的样子，
BIAS大约若干mA的电流。

bjt饱和压降一般也能做到0.1V吧。。。
不知道LDO什么工艺，如果调整管是横向PNP怕hfe不够，接成达林顿压差更大；
纵向PNP的话，集电极不能接地，得多扩散两层。
还有一种可能是里面调整管和控制部分分开做，封装到一起。。。略蛋疼。。。

大师，再次感谢！