多颗DDR芯片怎么layout

有四颗DDR需要连到处理器上，地址控制线走串联会不会飞的太远了，最近的最远的delay估计很大，再就是没想懂的数据线上组内肯定还是等长，组间呢？差距估计难以避免吧
很哈器电脑内存layout怎么控制的，那么多颗粒

找块开发板的pcb图学习一下，甚至直接照抄

按照规范要求的控制等长误差就行。
想把长度差做小的话，就把DDR芯片和主芯片的距离拉远，留下足够的地方
放蛇行线。
再有就是层数越多，越容易做等长。片间其实差不了多少。很在意的话，
可以放在板子两面，这样长度差就小了。

这是正解
//:D

JEDEC给了各种内存条的gerber文件，去下来看看。不要钱的。

DDR几？
如果是DDR3的话，地址线按串联就可以，DDR3有机制叫write leveling还是啥能调整不同片上的延时
数据线组内等长就行，每组都有自己的DQS，组间不用管
你用的处理器应该有设计文档，里面对DDR接口的等长，阻抗等要求都有详细描述，
如果处理器的设计资料给开发板的图的话，也可以参考甚至是照着拷一份

如果想知道怎么layout,找相关layout或Gerber文件参考 如果想知道why,做一些信号完整性仿真

按你这说法，ddr1基本是难度的顶峰了，2,3难度下降

SDRAM来8片，那才是顶峰。。。

那要说最难的是166MHz+的多片sdram
只弄过4片133

DDR3就是这样啊

确实是这样
我当年为了DDR2专门进了一批TI的Vtt电源，现在还砸在手里呢。

恩，同步簇发SRAM级联跑到150M……

DDR3可以走flyby，CPU自己可以调DQS和CLK之间的相差
可以做好设计后做个仿真，因为DDR3测量上已经很难了，即便有牛逼示波器也不好测

现在750MHz的QDR SRAM也不好弄

有这个比较要吗？ VTT的电压不是电阻分压就可以了吗？

片子多了，最好是单独的电源

Vtt要有吸电流的能力。
当然如果就1片的话也无所谓了。

Vref可以，Vtt可能会有问题。

可能是我记错了。你是对的。

这有技嘉H61主板的电路图，
DDR_VTT用了一个RT9173

 技嘉GA-H61M-S2-B3_主板_电路图.pdf

吹个牛，20 片 DDP DDR4-2667的飘过。

真有钱。。。影像行业么？

32G单条的DIMM，服务器server用的

给这么高规格的服务器主板做layout的？业内没几家吧...