请教FPGA JTAG下载问题

片子是EP3SE50F484，以前老员工画过一版，我觉得接口部分画的有点乱，修改了一下，
修改完后发现用QUARTUS软件无法识别芯片，也无法下载，做了两块单板都是一样的现
象。
TCK 有时钟信号；
TDI有信号；
TMS有信号；
TDO始终为高电平，无信号。
其余的nstatus，nconfig,configdone都是上拉3.3V。
MSEL配置为1 1 0，都是上下拉。
报错说是我的TDO与VCC短路或者悬空了，可我已经通过5.1K上拉3.3V了。
与老板子对比也没有发现其他不一样的地方。
请大拿给点建议，谢谢

刚才又测了一把，nstatus一直为低电平，不知道为什么。。

不会TDI/TDO接反了吧？

赞个，很有可能

TDO,TDI没有接反，现在是上电后nstatus一直为低电平，但是我已经通过10K电阻上拉
了，电阻另外一段为3.3V正常。