LDO输出很诡异

用一个LDO给FPGA core供电3.3V，FPGA IO电压是5V。
现在的情况是：无论控制IO电压是否提前于LDO输出的3.3V，上电后测量LDO的3.3V，数值
都在3.8V左右。不清楚这个问题的原因何在？
请大侠不吝赐教......谢谢

1. 万用表坏了。。
2. 加的电容太少了？有些LDO对负载电容容量和ESR有要求。

谢谢回复！
表定然没有坏啊！ 负载电容我看看

将LDO输出断开FPGA接个负载电阻测量试试

或许是IO口那端接了5v高电平，有潜通路耦合过来了？

别用万用表了，测这种故障最好用示波器。

你这铁是某个输入io外挂的设备输出过来5v了，io脚的钳位二极管就把3.3拉起来了

测电压显然万用表比示波器好使啊。

可能是存在震荡，用万用表测不出来的。

re
我用ti的开关电源和ldo各遇到一次震荡，必须示波器测

把 io的5v 先关了，看一下，看着像是5v漏过来的，2个0.6v正好1 .2v,5一减，3 .8了

请问ldo为什么会震荡？

负反馈超调了就容易震荡，尤其是电流很小的时候。

看模电的反馈一章