Xilinx Virtex-5和XC95288XL CPLD混合通过JTAG菊花链链接配置的

各位同仁，我设计中，将Xilinx V5 FPGA的JTAG接口和CPLD XC95288XL的JTAG接口通过菊花链的方式链接在一起。因为第一次使用这种混合接法，调试的时候，发现通过IMPACT能够看到FPGA和CPLD。先是FPGA，后是CPLD。CPLD也可以正常的烧写。但是，FPGA不能正常通过JTAG接口配置。
   我的链接方式说明如下：
     1. TCK/TMS分别链接FPGA和CPLD。
     2. JTAG接口的TDI链接FPGA的TDI，FPGA的TDO连接CPLD的TDI， CPLD的TDO连接JTAG接口的TDO
     3. TCK、TMS、JTAG接口端的TDI、JTAG接口端的TDO都通过4.7K电阻上拉到3.3V。

现象是，能看到FPGA，但是配置不了。另外，我的系统支持通过SelectMap的方式配置FPGA，配置也是不成功。
也即是说，FPGA通过JTAG方式和SelectMap的方式配置都不成功。
我看了我的设计，FPGA的电源和GND连接应该没有问题。剩下的通过JTAG方式访问 应该很容易的事情啊。
之前一直使用的是单个的JTAG，就是一个芯片一个JTAG接口，没有问题。现在这种方式就不行了。
请使用过的同仁，给点儿建议，谢谢回复。

我刚刚试了另外一块板卡，这块板与之前出问题的板卡不是一种板子，但是，菊花链这部分是一样的。
FPGA的型号和CPLD的型号都是一样的。但是，新的这块板卡就可以正常烧写。
怀疑是布线的问题引起的。但是，这种JTAG电路是低速电路，布线很有关系么？
请给出一些建议，谢谢。

fpga 没焊接好？

JTAG的拓扑比较诡异，尽管频率不高。。。
TMS/TCK/nTRST是一主多从的结构；TDI/TDO是一主一从的。
板上没有Repeater，且布局布线不够好，TCK上的过冲会厉害，
只要过冲造成一个错误的边沿，JTAG就挂了。
临时解决办法就是降TCK的频，线上串小电阻，TCK/TMS终端并个小电容。。。