USB数据线走top和bottom层有何区别？

USB高速数据线要工作在480Mbps；PCB叠层结构中TOP之下紧邻GND层，BOTTOM之上紧邻VCC层；USB数据线差分走线紧邻的GND或VCC层下面的平面连续无断开。
请问，上述情况下，USB数据线走在TOP层或BOTTOM层有何区别？谢谢

对于高频信号的走线，其附近的 VCC、GND 层上都要挖洞，
同一层周边的铺铜也要挖去，要让走线远离 VCC 和 GND。
最好根据所需要的走线特征阻抗和厂家工艺能力，计算
一下走线的宽度、间距，然后严格照此布线。

你说的 这种是CPW， 共面波导的走线

我是按成本最省最易控制的双层板的情况说的。
如果在不同的两层铜皮上走差分线，阻抗控制比较困难。
那样，特征阻抗的控制就包含了绝缘材质的均匀性和
不同生产批次产品的参数一致性、绝缘材质的厚度，
等很难控制的变量。
虽然双层板也会面临绝缘材料性质的问题，但相对而言
材料性质的影响要小很多。

高速射频板很多都是双层板，布线的时候需要计算共面波导或者微带线
，耦合线的带宽。在上下两层走是不好的走法。

豸皃似楼主说的是在top层走usb差分线（即两根都在top层上），
同时，在bottom层也走usb的差分线（即两根同时在bottom层上），
并没有把一对差分线分拆成走在top层的一根和走在bottom层的一根；
而您说的似乎是差分线一根走在top层上，另一根走在bottom层上。
我觉得楼主的做法没有什么问题，
因为工艺实现的时候，top/gnd和bottom/vcc之间的特性基本是一致的。

人家特意找完整参考面，你倒好全挖了。

1.考虑电源噪声，尽量选择参考地
2.同层耦合是基本做法，注意目标阻抗90Ohm
3.USB2.0速率还好，与其他敏感trace或shape保证5H基本就OK了

2.同层耦合是基本做法，注意目标阻抗90Ohm
您说的900是制版时的目标阻抗要求吗？偶怎么记得单端50 ，差分做的是100欧呢

他说的是90欧，差分对之间有互耦，差分阻抗略小于单端阻抗的2倍，单端50的话差分就在90出头。