设计DSP-FPGA系统，地址总线和数据总线上匹配阻抗的问题

设计一个DSP+FPGA+RAM系统，DSP的地址线ADDR和数据线DATA分别连接致FPGA和RAM，
ADDR是单向的，从DSP到FPGA和RAM，DATA是双向的，通向FPGA的和通向RAM的通过两片总线驱动器隔离（FPGA和RAM有不同的片选，是否可以不用总线驱动器隔离呢）
1：在靠近DSP地址线上串联匹配电阻，这个阻值为多少？是传输线的阻抗值？还是与DSP输出阻抗之和等于传输线阻抗？
2：如果是DATA这种双向信号，这个匹配电阻应该靠近谁？方向不同，源就不同吧？是否通过总线驱动器把两组数据线隔离就不需要再用匹配电阻了呢？还是在DSP输出端还是要接匹配电阻？
3：ADDR因为控制两个芯片，所以要分差，分差对信号的反射和吸收有影响么？怎么处理分差？还是以菊花链型式连？

难道不是用hyperlynx仿真出来的?

个人想法，不一定准确，
1、阻值最好是地址线在板上的特征阻抗值减去DSP输出驱动器的输出阻抗值；如果是数字反射器输出，其输出阻抗值可以估一个（实测也可以）；通常输出阻抗值是几欧到几十欧吧，PCB板上特征阻抗依据具体设计而定，因此您所需要的串联的电阻值也是要依据实际情况而定。
2、双向的话，感觉两边都加为好，且都应靠近器件的输入输出端。计算方法同1，且靠近哪个器件就用哪个器件的输出阻抗来减板子的传输线的特征阻抗。由于这种接电阻的方法其实是利用了PCB板上传输线到了后级输入端的时候阻抗突然变得非常大（接近全反射）原理，而后级输入端也串一个电阻不影响这个原理，所以我觉得两边都加是没有问题的。

allgero的SI可以在仿真过程中修改电阻的数量和阻值，hyperlynx应该也可以吧

我觉得这个回答挺靠谱的！