微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > 硬件电路设计讨论 > allegro模块复用时出现 dummy net 的DRC错误

allegro模块复用时出现 dummy net 的DRC错误

时间:12-12 整理:3721RD 点击:
请教一个问题,我在使用allegro model reuse功能的时候
导入的mdd出现了DRC错误。
就是明明连在一起的cline和pin,net变不一样了
pin的net变成了dummy net
cline的net是对的
于是就出现了DRC错误。
哪位遇到过这种问题?是什么原因呢?怎么解决呢?
谢谢!

找到原因了,生成MDD文件后有改动了原理图,只是原理图里的元件和MDD里的元件reuse ID不同了。
重新由原理图生成网表,allegro导入网表后重新生成mdd文件就可以了。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top