微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > 硬件电路设计讨论 > D触发器上电后D脚初始态是低电平吗

D触发器上电后D脚初始态是低电平吗

时间:12-12 整理:3721RD 点击:
型号SN74LV175A
加电后D脚有没有不确定状态时间

这种问题为啥不自己看datasheet解决?

呵呵,看了,并且google过了
水平所限,还是不知

不定,需要power-on-reset电路来让触发器归0

谢谢啊
坏了,我用D触发器作为锁存器来控制总电源的,这上电不定态把没准电源关闭咯

加个上拉/下拉电阻?

现在我是这么解决的
在D触发器的低电平~CLR~清零端加了个47K上拉电阻和下接2nF电容(并了个6M欧的泄放电阻)
这样刚加电时因为电容~CLR~保持低电平一个短暂时间来清零D触发器,电容充满后,长期保持高电平不影响正常使用了
这方法可行吧

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top