问个ADC测试中出现的问题
采样发现信号上附有纹波。参见ADC2那张图。
分别观察了，在幅度过零和幅度最大的时候，纹波的情况。
发现过零的时候，纹波幅度反而比较大。
还有就是，不加输入信号，直接采样，似乎就看不到这个低频的纹波。
这和一般的AM调幅干扰或者加性干扰的情况都完全不同。百思不得其解。发上来，有哪位想出来，这是怎么样的一个过程导致的吗？谢谢先了！
[upload=3][/upload]
少贴了一张图。
采样20M，信号20.001M，故意要这么弄的么？
是的，故意的。因为ADC前端有balun，低频信号过不去。
而设为20.001Mhz之后，等效采样一个1Khz的信号。
FFT分析看看呗
数了一下，32768Hz.
不知道那个20.001是怎么合成出来的。
.160
草坪，工频吧
32768？呵呵 有点意思2 15啊 反转带来的么？不知道你怎么测得的
换一个信号源试试，
这个信号是用射频信号源合成出来的，我用频谱仪测试过了，
频谱很干净。也很准。
肯定不是工频干扰，因为干扰的频率在50khz左右。
谢谢楼上的各位，经过这两天的反复尝试，
大致找到了一些线索。拿出来大家帮忙分析分析。
我们的板子上面有一块10Mhz的TCXO作为系统的基准时钟，TCXO输出经过时钟buffer缓冲之后，分配给FPGA和一个内建VCO的PLL，PLL把10Mhz倍频到20Mhz，供给ADC做采样时钟。
现在能够看到的是，TCXO的输出到时钟buffer的输入，如果我并联一个400ohm~500ohm左右的电阻，这个干扰信号就明显变小（频域看，AM调制干扰比被测信号低75dB左右）。经过试验，发现在这个范围之外的阻值，都会导致性能变差。
开始以为是TCXO的电源线解耦电容不够。用于TCXO的电流很小，我直接把TCXO电源线上的磁珠改为50ohm电阻，性能没有任何改善。
又以为是ADC采样前端的balun耦合了噪声磁场，用良好接地的金属盒分别扣住TXCO电路和ADC电路（两块电路分别放置在板子上的两个不同区域。）性能也没有改善。也基本排除了磁耦合的可能性。
百思不得其解，一时没了思路。
关键是为什么负载电阻的变化会导致电路中出现一个低频噪声呢？而这个噪声是通过怎样的路径干扰到ADC电路的呢？
进一步的测试结果，我会晚一点回办公室之后发上来。
你的PLL输出，就是ADC的时钟，jitter怎么样？
并联500换成串联50欧是不是有一样效果？把buffer和PLL去掉试试
测试过相位噪，感觉还行。
< -100dBc@10Khz offset
有杂散，稍高-70dBc，但是这些杂散都是5Mhz的整倍数（鉴频频率5Mhz）
换成50ohm效果会变差。因为TCXO的源阻抗肯定不是50.。。。。
怎么输出来的？
请补习语文。
那你直接加个1khz的信号上去看看。