Re: 帮忙分析个逻辑电路

没有datasheet，就大概分析一下。
假设reset以后两个触发器输出为0，所以异或门的输出也为0.
输入从0到1变化后，第一个时钟上升沿使左边的触发器输出1，使最上边两个数据输出有效。异或门输出1，shift register锁存输入的数据。
第二个时钟上升沿使右边触发器的输出从0变1。异或门的输出变为0，shift register退出锁存状态。
接下来的时钟下降沿使shift register把并行数据串行输出。

多谢，看了一下LS165的datasheet，跟你分析的差不多。
最上面的两个数据的使能是反的，这就意味着如果左边的触发器输出1，left输出高阻，right正常输出。
两箭头合一的这个标志是表示left和right线与么？
第二个时钟上升沿使右边触发器的输出从0变1，还要看此时WS的输入是什么才能确定或非门的输出是什么吧。
其实局部分析相对还是比较简单的，不过整体看起来，整个电路想实现的逻辑我感觉很诡异啊，不知道整体想做什么用，用在什么地方。。。

呵呵，没注意两个数据使能是反的。
你说的对，左边触发器输出1，right data有效。输出0，left data有效。
两个箭头合一，一般应该表示并联。 我猜这个是用8 bit shift register实现16 bit串行输出。首先输入1，8 bit right data并转串通过shift register输出，然后输入0，8 bit left data并转串输出。
第二个时钟上升沿使右边触发器的输出从0变1，是要看WS的输入的，但是我猜这个时候WS应该是不变的。
这两个触发器和异或门是用来使锁存信号和时钟同步同时又受到输入的控制。也就是说WS改变一次后，第一个时钟上升沿会引起异或门输出高电平，第二个时钟上升沿使异或门回到低电平，之后只要WS不变，异或门的输出就不会变了。这个电路常用来控制shift register的锁存信号。

恩，这下彻底清楚了。
WS其实是当做control signal来用的，而不是我之前理解的data signal。
非常感谢哈！