微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > 硬件电路设计讨论 > fpga/cpld如何防闩锁?

fpga/cpld如何防闩锁?

时间:12-12 整理:3721RD 点击:
大家在用这类器件的时候,怎么考虑闩锁的?现在这些器件的内部都带有弱上拉,能防止闩锁吗?

加串行电阻

那没有用的引脚要如何处理?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top