问个DDR2/3 和FPGA布线的问题

一个fpga控制 16*2 两片共32位的ddr2/3  大家PCB一般都几层，走了几层信号？
我打算做8层板 内层走三层信号，但是制版厂说阻抗调不好，有做过的高手赐教下 不胜感激！

这个东西其实没啥。我四层，6层都做过，8层肯定没啥问题。
关键在于你layout的功力

布通 问题都不大，可以阻抗 制版厂却说调不到 单端 50欧姆的阻抗，我现在是 1t 2G 3s 4s 5p 6s 7g 8b   ，第三层 和第四层 走的dq 但是却说阻抗调不到50欧姆

你这个8层的分布是不是有点儿不合适？top层走线吗？

几乎不走 线， 难道是应该把一部分线放到顶层？

top 基本不走 3s 4s 各走两组dq 6s走控制

可以问一下你六层板是怎么分层的么。dq和地址控制主要用那层？

4层的话，就两个布线层，6层的话，有过3个布线层，也有过4个布线层
基本上同一个dq的信号放一个层，按厂家的要求设定参考平面就没啥太大问题。
厂家说阻抗控制不好，那他们能控制到多少？有多大的误差？

厂家说到65-70 顶层和底层也能走线么？都是bga 感觉顶层走不了 底层还得接终端电阻，所以只能靠中间层走线

顶层和底层当然可以走线了。现在很多PC主板都只是4层板。
TI的一些DSP，demo板虽然6层，但都是顶层和底层走线。
另外就是你DDRII/DDRIII跑多快？

打算 800mhz

800MHz的话，我觉得没那么高的要求了。你可以看一下芯片厂家的相关资料，看看阻抗上可以忍受多大的误差。

谢谢 我再查资料看看