微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > 硬件电路设计讨论 > 请教在PHY中进行的NRZ-NRZI编码的目的是什么?

请教在PHY中进行的NRZ-NRZI编码的目的是什么?

时间:12-12 整理:3721RD 点击:
看了一下基本的科普资料,说是NRZI编码是为了在某几种特殊的介质中传输
wiki的解释如下:
Non return to zero, inverted (NRZI) is a method of mapping a binary signal to a physical signal for transmission over some transmission media
然后查了一下几个PHY的资料,说是采用MLT-3标准的模拟信号经过双向“slice”后会生成NRZI码流(78Q2123)。
The equalized MLT-3 data signal is bi-directionally sliced and the resulting NRZI bit-stream is presented to the CDR where it is re-timed and decoded to NRZ format.
以及NRZI编码符合100BaseTX在CAT5 UTP 中传输的TP-PMD规范(DP83848)。
the data must be NRZI encoded in order to comply with the TP-PMD standard for 100BASE-TX transmission over Category-5 Unshielded twisted pair cable
请教一下,NRZI编码经过coupler在UTP中传输中能有个什么好处?
谢谢。

谢谢先,但是兄第你好像误解我的意思了
你说得那个“NRZ”按我的理解,指的是EIA422、485中
Singal_p - Signal_n > +200mV -- logical "1"以及
Singal_p - Signal_n < -200mV -- logical "0"
但其实我想请教的是物理层Physical layer中PCS(Physical Coding Sublayer)以及PMA(Physical Media Attachment)之间的PMD(Physical Media Dependent)中经过PCS中4B/5B编码后的NRZ码加扰后为什么需要转变为NRZI编码后能够进行MTL转换。这个属于Ethernet范畴,当然你也可以经过上述处理后用485 transceiver进行传输......
因为按照编码规则,NRZI其实也有一半连续的逻辑符号无法实现有效翻转来实现时钟嵌入,只能靠PCS编码实现,有点想不明白NRZI的好处。

是的,我误会你意思了。
那再猜一次,4B5B编码后,1比较多,所以nrzI里的时钟沿比较多。这个猜想如何?

为了确认,特意找了码表对照,发现16个4B的nibble,最后经过编码后会变为49个“1”,31个“0”,的确是会有比较多的1,会让NRZI有较多跳变。但关键是后续MLT-3才是真正的产生模拟信号的地方,根据MLT-3的规则,应该是有“1”才会有跳变......
于是我去查找到底是在哪里产生CDR的rx_clk,结果发现NSC的DP83848C数据手册(September,2005)里面,如figure7所示,CDR中的RX_CLK的reference是NRZI-NRZ转换后,经过解扰的比特流,而不是NRZI码的比特流。
同样的,teridian的78Q2123的数据手册(April,2010),如首页所示,也采用相同的架构。
所以按照时钟恢复的角度来讲,采样的仅仅是NRZ码......
这个东西是不是有历史原因在里面呢?还是MLT-3对于NRZI容易解码,对于NRZ难解码呢?

然后说到谱的白化来完成EMC需求,是通过de/scrambling完成的,否则就只能是spread spectrum clock了。
我一开始也想这个东西比较简单直观,但是细想发现完全不是这回事......
崩溃啊

没有深入研究过哦,我还不知道字节边界或者nibble边界怎么提取呢。
我理解,那个时钟恢复信号是从那个综合模块出来的,不是说nrzi-nrz转换后
才提取时钟。在MLT-3解码到NRZI的同时就应该有时钟提取出来。
NRZI并不天然有较多的1,1比较多这个结果是4B5B编码的效果。从MLT-3你能看出
它携带的是NRZI信号?你只是知道应该解出4B5B编码的NRZI信号,还有可能出
错码,不在4B5B的编码表里。那么这时候就知道

字节边界提取是靠K码实现
那个CDR我参考的主要是IC的block diagram,两个芯片都给出同样的数据流图,CDR是在NRZI-->NRZ-->descrambler后实现的。这样送入CDR模块作为PLL/DLL反馈的NRZ码,也仅仅是有较多“1”而已
较多“1”如你所说是PCS中4B/5B出来的结果,我也是这里存在疑惑。较多“1”会让NRZI有较多跳转,而不是让NRZI有较多的“1”,因而最终binary(NRZI码)--> MLT的时候,并不能确定模拟波形有较多跳转......

没有了解转换细节。。。NRZI到MLT到底怎么转的,难道不是一个跳对应一个半跳么?!

c att

我也想问,为啥把NRZ变换为NRZI?!  或者说NRZI只是NRZ向MLT-3转换的一个过渡态?!
因为凡是NRZI有边沿的地方,MLT也相应地产生一个边沿,就像NRZI是MLT3状态机的
一个时钟一样。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top