请教同步整流step-up dcdc 中pmos的问题

一般CMOS工艺怎么处理大功率pmos 的latch-up问题？或者有什么好的方法。
因为dead-time续流时会使寄生的pnp 导通，有什么好的layout画法？

为啥用Pmos？

这个用在同步整流boost dcdc 中.

去微电子版问吧。
有些技巧不是每个工艺都有的。

CMOS工艺已经超出本版范围了,通常对于单管PMOS,寄生PNP导通的原因是dV/dt太快,所以将驱动关断的速度放慢就可解决.

当然是（1）增加间距 （2）用 heavy doping 的 epi 基片加 guardring （3）加 false minority collector.

heavy doping的epi 是外延CMOS吧？这个和SOI有什么区别？ 是在普通的CMOS工艺上外加一层mask 就能实现吗？
加false minority collector，和加double guard ring有什么区别？怎么实现呢？