微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 硬件电路设计 > 硬件电路设计讨论 > ddr2 和 ddr3 DQS和DQ的线长差距不能大于多少

ddr2 和 ddr3 DQS和DQ的线长差距不能大于多少

时间:12-12 整理:3721RD 点击:
有文档描述根据么?
thx

应用场景?

按照你的最高频率来考虑:
800MHz Clock Rate: Clock Cycle = 1.25ns
working window 为 625ps - skew
total skew 越小越好,能够控制在几十ps至少。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top